人工智慧（AI）的浪潮正從雲端資料中心，以前所未有的速度席捲至我們生活中的每一個角落，無論是智慧型手機、個人電腦還是汽車，都開始具備更強大的端點運算能力。這場由NVIDIA、Google、Amazon等美國科技巨頭引領的運算能力革命，鎂光燈多半聚焦在晶片設計的驚人突破。然而，在這場軍備競賽的背後，一場更為關鍵、卻鮮為人知的硬體基礎設施革命正在悄然上演。這場革命的核心，正是支撐所有高速運算的「電子產品之母」——印刷電路板（PCB）及其相關供應鏈。
對於台灣的投資者與產業人士而言，當我們談論台積電在全球晶圓代工的霸主地位時，或許忽略了在PCB這個領域，台灣同樣扮演著不可或獲缺的關鍵角色。從上游的銅箔、玻璃纖維布，到中游的銅箔基板（CCL），再到最下游承載先進晶片的IC載板，每一個環節都因應AI的高速傳輸需求，迎來了數十年一遇的規格大升級。這不僅是一場技術的躍進，更是一場牽動著台灣、日本、韓國產業巨頭神經的全球競合。究竟在這條隱密的戰線上，技術的瓶頸在哪？台灣廠商的機會又在哪裡？
AI的競速賽道，從晶片延伸到銅箔的微米戰爭
想像一下，AI伺服器是一座極其複雜的超級城市，處理器（GPU或ASIC）是市中心，而資料就是川流不息的車輛。如果連接市中心與各區的道路（也就是PCB上的銅箔線路）顛簸不平，那麼即使市中心處理能力再強，整體交通效率也會大打折扣。隨著AI運算需求從112G、224G，甚至朝向448G的傳輸速率邁進，訊號在傳輸過程中的損耗（Loss）問題，成為了最大的技術瓶頸。
為何伺服器需要「更滑的賽道」？解析高速材料HVLP
為了解決這個問題，PCB產業鏈最上游的銅箔材料迎來了關鍵革新。傳統銅箔為了確保能與樹脂（PCB的基材）緊密結合，其表面通常較為粗糙。然而，這種粗糙的表面在高頻訊號傳輸下，會導致訊號延遲與能量損失。因此，「極低輪廓銅箔」（Very Low Profile, VLP）乃至「超低輪廓銅箔」（Hyper Very Low Profile, HVLP）應運而生。
簡單來說，HVLP銅箔就是一種表面極度平滑、猶如鏡面的特殊銅箔。它的表面粗糙度可能不到1微米（μm），能夠讓高頻訊號在傳輸時暢行無阻，大幅降低能量損耗。目前，市場主流的AI伺服器PCB大多採用HVLP2或HVLP3等級的銅箔，但隨著下一代AI晶片（如NVIDIA的Blackwell後繼平台）的推出，對應1.6T交換器等更高規格的應用，業界普遍預期表面更平滑的HVLP4、HVLP5銅箔將在2025年後成為主流。
台灣金居的領先地位與日本三井、古河的角力
在這個高技術門檻的領域，全球供應商寥寥可數，形成寡占市場，而台灣的金居開發（Co-Tech）正處於技術領先群。長久以來，高階銅箔市場主要由日本的三井金屬（Mitsui Mining & Smelting）和古河電工（Furukawa Electric）等巨頭所主導，他們憑藉深厚的材料科學底蘊，在全球特殊銅箔市場佔據重要地位。然而，金居近年來在HVLP技術上急起直追，不僅在HVLP4的供應商名單中名列前茅，更積極規劃擴充產能，預計在2026年至2027年間，其高階HVLP銅箔的月產能將從三百多噸倍增至八百噸，展現其搶佔市場的強烈企圖心。
這場銅箔的微米戰爭，是典型的美、日、台產業分工縮影。美國的NVIDIA定義了AI運算架構與需求，日本的三井、古河提供最頂尖的材料選項，而台灣的金居則以其靈活的研發與量產能力，在全球供應鏈中卡得關鍵位置，成為這場AI硬體升級賽中，最先受惠的「隱形冠軍」之一。
下一代AI的「神經系統」：M9規格與石英布的登場
如果說銅箔是高速公路的路面，那麼銅箔基板（CCL）就是承載路面的地基與骨架。CCL是由銅箔與絕緣樹脂、玻璃纖維布等材料壓合而成，其介電常數（Dk）與介電損耗（Df）是影響訊號傳輸品質的另外兩個關鍵指標。數值越低，代表訊號傳輸速度越快、能量損失越少。
為了應對AI伺服器內部越來越高的傳輸速率，CCL的材料等級也持續演進，從過去的M4、M6，一路升級到目前主流應用於AI伺服器的M7（Ultra Low Loss）與M8（Extreme Low Loss）等級。然而，當傳輸速率挑戰224Gbps甚至更高時，M8等級的材料也將面臨極限。市場已將目光投向下一代的M9規格，其對材料的要求將是革命性的。
從玻璃到石英：一場材料科學的寧靜革命
M9規格最大的變革，在於其核心增強材料將從傳統的「低介電（Low Dk）玻璃纖維布」轉向「石英布（Quartz Fabric）」。玻璃纖維布長年是PCB的標準配備，但其物理特性使其介電性能有其極限。石英的介電常數遠低於玻璃，使其成為實現M9等級超低損耗目標的理想材料。
這場從玻璃到石英的轉換，再次凸顯了日本在全球關鍵材料領域的絕對主導地位。目前，全球最高階的石英布供應商，幾乎被日本的旭化成（Asahi Kasei）與信越石英（Shin-Etsu Quartz）等少數幾家公司壟斷。這意味著，全球所有志在M9規格的CCL廠商，都必須向日本供應商採購最核心的原料。這種類似於半導體產業中，晶圓廠需要向日本信越、SUMCO採購矽晶圓的模式，是日本在全球高科技產業鏈中，難以被取代的價值所在。
台光電、台燿的超車契機
在這場材料升級大戰中，台灣的CCL廠商如台光電（EMC）與台燿科技（ITEQ）再次扮演了領跑者的角色。他們憑藉著長期與NVIDIA、Intel等美系晶片大廠緊密的合作關係，在M7、M8世代已佔據了AI伺服器市場的領先市佔率。面對即將到來的M9世代，台光電更是早已投入研發，並預期在2026下半年，待石英布供應鏈成熟後，即可開始量產M9等級的高階CCL產品，供應給下一代的AI伺服器與1.6T交換器使用。
相較之下，日本的Panasonic、美國的Isola等傳統CCL大廠雖然也具備相關技術，但在AI伺服器這個新興且迭代快速的市場中，台灣廠商展現了更強的客戶黏著度與反應速度。這場競賽的格局十分清晰：美國定義規格，日本掌握最上游的石英原料，而台灣則憑藉優異的配方設計與量產能力，成為將先進材料轉化為商用產品的樞紐。
承載AI巨獸心臟：IC載板的「尺寸」與「層數」無限競賽
當銅箔與CCL都準備就緒後，最終承載AI晶片這顆「心臟」的，是技術含金量最高的IC載板，特別是ABF（Ajinomoto Build-up Film）載板。隨著AI晶片整合的電晶體數量呈指數級增長，晶片的尺寸也變得越來越大，這對IC載板帶來了兩大挑戰：尺寸更大、層數更多。
晶片越大，載板越難：欣興的「巨型載板」技術解密
以台灣載板龍頭欣興電子（Unimicron）的產品藍圖為例，2025年量產的頂級ABF載板（EBS, Extreme Large Body Size），尺寸已達到93mm x 93mm，層數從22層增加至24層。更驚人的是，其下一代開發中的產品尺寸，將邁向120mm x 150mm，甚至挑戰150mm x 150mm的極限。
這不僅僅是面積的放大，背後是巨大的技術挑戰。載板面積越大，在生產過程中因熱脹冷縮導致的「翹曲」問題就越嚴重，直接衝擊生產良率。同時，要在如此大的面積上，維持微米等級的精細線路不出錯，其難度更是等比級數的提升。欣興等台灣廠商，正是在克服這些極端製造製程的挑戰中，建立了自身的競爭壁壘。
此外，另一個備受矚目的趨勢是光電共封裝（CPO, Co-Packaged Optics）。為了縮短訊號傳輸路徑、降低功耗，未來的AI系統將會把負責光訊號傳輸的「矽光子晶片」與負責運算的邏輯晶片，共同封裝在同一片大型IC載板上。這也意味著CPO載板的尺寸將持續擴大，對材料與製程的要求只會有增無減。
台日韓三強爭霸：欣興、南電如何挑戰日本揖斐電(Ibiden)的霸主地位
長期以來，全球高階ABF載板市場呈現三強鼎立的格局：日本的揖斐電（Ibiden）、新光電氣工業（Shinko），以及台灣的欣興。Ibiden作為ABF材料的發明者，一直以來都是技術的領頭羊，與Intel等美系大廠關係緊密。然而，近年來在AI崛起的浪潮中，台灣的欣興、南電（Nan Ya PCB）與景碩（Kinsus）挾帶著龐大的產能投資與靈活的客戶服務，成功在NVIDIA、AMD等客戶的供應鏈中佔據了極為重要的份量。
這場台日之間的載板大戰，不僅是產能的競賽，更是技術藍圖的比拚。日本廠商的優勢在於深厚的材料研發與精益求精的製程技術；而台灣廠商的強項則在於快速的擴產能力、成本控制，以及與蓬勃發展的台灣半導體生態系的緊密協同。隨著AI晶片對載板的要求越來越苛刻，這場龍頭之爭將會更加白熱化。
投資者的羅盤：在AI硬體軍備賽中，看見台灣供應鏈的價值
總結來看，由AI驅動的高速運算需求，正由上而下地重塑整個PCB產業鏈的價值。這是一條環環相扣的升級鏈：
1. 銅箔層級：從HVLP3走向HVLP4/5，有利於具備技術領先與產能優勢的金居。
2. 基板層級：從M8走向M9石英布基板，為台光電、台燿等台廠帶來更高的產品單價與市佔率擴張機會。
3. 載板層級：尺寸與層數的不斷擴大，鞏固了欣興、南電等台灣載板三雄在全球供應鏈中的核心地位。
對於台灣投資者而言，在關注美國AI巨頭的同時，更應將目光放回我們腳下的這片土地。美國企業定義了未來，但實現這個未來的物理基礎，高度依賴台灣與日本的硬體製造實力。在這場全球性的AI硬體軍備賽中，台灣的PCB供應鏈不僅僅是參與者，更是掌握著關鍵技術、產能與客戶關係的核心玩家。他們所創造的價值，將是支撐下一輪科技浪潮最堅實的基石。
